enum | {
llvm::X86II::Pseudo = 0,
llvm::X86II::RawFrm = 1,
llvm::X86II::AddRegFrm = 2,
llvm::X86II::MRMDestReg = 3,
llvm::X86II::MRMDestMem = 4,
llvm::X86II::MRMSrcReg = 5,
llvm::X86II::MRMSrcMem = 6,
llvm::X86II::MRM0r = 16,
llvm::X86II::MRM1r = 17,
llvm::X86II::MRM2r = 18,
llvm::X86II::MRM3r = 19,
llvm::X86II::MRM4r = 20,
llvm::X86II::MRM5r = 21,
llvm::X86II::MRM6r = 22,
llvm::X86II::MRM7r = 23,
llvm::X86II::MRM0m = 24,
llvm::X86II::MRM1m = 25,
llvm::X86II::MRM2m = 26,
llvm::X86II::MRM3m = 27,
llvm::X86II::MRM4m = 28,
llvm::X86II::MRM5m = 29,
llvm::X86II::MRM6m = 30,
llvm::X86II::MRM7m = 31,
llvm::X86II::MRMInitReg = 32,
llvm::X86II::FormMask = 63,
llvm::X86II::OpSize = 1 << 6,
llvm::X86II::Op0Shift = 7,
llvm::X86II::Op0Mask = 0xF << Op0Shift,
llvm::X86II::TB = 1 << Op0Shift,
llvm::X86II::REP = 2 << Op0Shift,
llvm::X86II::D8 = 3 << Op0Shift,
llvm::X86II::D9 = 4 << Op0Shift,
llvm::X86II::DA = 5 << Op0Shift,
llvm::X86II::DB = 6 << Op0Shift,
llvm::X86II::DC = 7 << Op0Shift,
llvm::X86II::DD = 8 << Op0Shift,
llvm::X86II::DE = 9 << Op0Shift,
llvm::X86II::DF = 10 << Op0Shift,
llvm::X86II::XD = 11 << Op0Shift,
llvm::X86II::XS = 12 << Op0Shift,
llvm::X86II::ImmShift = 11,
llvm::X86II::ImmMask = 3 << ImmShift,
llvm::X86II::Imm8 = 1 << ImmShift,
llvm::X86II::Imm16 = 2 << ImmShift,
llvm::X86II::Imm32 = 3 << ImmShift,
llvm::X86II::FPTypeShift = 13,
llvm::X86II::FPTypeMask = 7 << FPTypeShift,
llvm::X86II::NotFP = 0 << FPTypeShift,
llvm::X86II::ZeroArgFP = 1 << FPTypeShift,
llvm::X86II::OneArgFP = 2 << FPTypeShift,
llvm::X86II::OneArgFPRW = 3 << FPTypeShift,
llvm::X86II::TwoArgFP = 4 << FPTypeShift,
llvm::X86II::CompareFP = 5 << FPTypeShift,
llvm::X86II::CondMovFP = 6 << FPTypeShift,
llvm::X86II::SpecialFP = 7 << FPTypeShift,
llvm::X86II::OpcodeShift = 16,
llvm::X86II::OpcodeMask = 0xFF << OpcodeShift
} |